Lattice Diamond でデフォルトの verilog 設計データをコンパイルして書き込む

前記事では MachXO2-7000HE Breakout Board の用意された JEDEC ファイルをプログラマソフトで書き込んだだけでしたが今回は、設計データの verilog ソースを、少し編集して、コンパイルしてデバイスに書き込みます。
Lattice MachXO2-7000HE Breakout Board
Lattice Diamond 

はまりどころは

• JEDEC file を生成するには, Export files というプロセスを手動で実行する必要がある。
• ファイルは明示的に Save all しないと成果物はメモリーの中で、ファイルになっていない。

1. 設計ファイルをローカルに展開します。場所はプロジェクトを開くときに指定しますのでどこでもよいのですが、c:\Projects\L2015-0530_ABC とかそのへんにフォルダを作ってすべてのファイルをコピーしましょう。
2. Lattice Diamond を起動し、既存の設計プロジェクトを開きます。File, Open, Project で目的のフォルダを指定し Default_pattern_w_standby.ldf ファイルを開きます。
3. Verilog ソースを開き、変更します。LED4 と LED5 をカウンターの 20 bit から 19 bit の状態を表示するように変更しました。
   
4. Save します。
5. コンパイルします。 Tools、RunManager、impl1 にチェックを入れて Run 右向き 三角緑ボタン。しばらくかかります。ここでコンパイルが終了していますが、デバイスの書き込みに必要な JEDEC ファイルができていません。古い日付のままで上書きされていませんでした。
6. Export files で JEDEC ファイルを作成します。Process の Export ｆiles JEDEC File にチェックを入れます。 マウスで Process の Export Files を右クリック、Run 右向き矢印、緑。この操作で JEDEC ファイルが生成されます。
   
7. プログラマーを起動し、デバイスプロパティで書き込む JEDEC ファイルを指定し書き込みます。Tools、Programmer。検出されたデバイスを右クリックで デバイスプロパティ、プロジェクトフォルダの下にある　impl1　フォルダに .JED ファイルがあります。ファイルの日時を確認して開きます。IC に 下矢印アイコンのボタンでデバイスに書き込みます。
8. LED の点滅パターンが以前のパターンと変わっていることを確認します。

設計は、2.08 MHz のクロックを 22 ビット （0-21）バイナリカウンターで分周した cnt[20] 21Bit 目、2 .08 MHz / 2^21で大体 ~1 Hz）  と その反転 を LED で表示するという設計でしたが、接続図を見ても 2.08 MHz クロック源が無く、内部発信器の設定だと気づくまで？？？でした。 Export　files も自動で最後の JEDEC ファイルまで出ているものと思っていたのであせりました。