Quartus II でデフォルトの verilog 設計データをコンパイルして書き込む

前記事では  Cyclone II FPGA Starter Development Kit の用意された .sof　.pof ファイルをスタンドアロン プログラマソフトで書き込んだだけでしたが今回は、設計データの verilog ソースを、少し編集して、コンパイルして .sof　.pof ファイルを生成し、Quartus II からデバイスに書き込みます。

DK-CYCII-2C20N : Cyclone II FPGA Starter Development Kit 評価基板
Quartus II ソフトウェア
\CSK_demonstrations\CSK_Default デフォルトプロジェクトの設計ファイル 

添付の CD-ROM に入っている設計ファイルをローカルの HDD にコピーして Quartus II ソフトウェアで、デフォルトで評価ボードに書き込まれているプロジェクトを開き。verilog ソースを編集し、デモ基板で点灯して動いている緑の LED を 3つから 4つにします。 verilog ファイルを保存し、Quartus II ソフトウェアで、コンパイルし、Quartus II ソフトウェアから評価基板上の FPGA に書き込みます。

1. 設計ファイルをローカルの HDD にコピー
   添付 CD-ROM の \CSK_demonstrations\CSK_Default フォルダを C: にコピー
2. 評価基板を接続します。
3. Quartus II ソフトウェアで CSK_Default プロジェクトを開く。
   File, Open project
   CSK_Default.qpf を開く
4. LEDG_Driver.v を開く
   Project Navigator - Window
   Files - Tab
   LEDG_Driver.v をクリック
5. LEDG_Driver.v を編集
   Line16 mLED <= 8'b00000111;
   を
   Line16 // mLED <= 8'b00000111; コメントアウトして 1 を 4つに
   Line17 mLED <= 8'b00001111;
   
6. LEDG_Driver.v を保存
7. プロジェクトをコンパイル
   Processing, Start Compilation 　紫の右矢印
8. Quartus II 内部のプログラマを起動
   Tools, Programmer  ICにケーブルのアイコン
9.  プログラミングケーブルを選択
   Programmer - Window の Hardwere Setup ボタン
   Currently Selected Hardware を USB-Blaster に
10. Mode の選択
    FPGA に直接書き込む場合は Mode: JTAG で File： CSK_Default.sof
    PROM に書き込む場合は Mode: Active Serial Programming で File CSK_Default.poｆ
    
    　
11. デバイスへの書きこみ
    Start 青右矢印 ケーブルアイコン
12. デモの内容が変更されていることを確認します。
    右側、3個流れて点灯していた LED が 4個になっています。 KEY0 を押して確認